PGC105 - 5a aula

• A organização do cache do PowerPC passou por uma modificação a cada novo caso na família, refletindo a busca incansável pelo desempenho que é a força motriz dos projetistas de microprocessadores
• Chip Type Size Bytes/Line Organization
  • PowerPC601 Unified 32KB 32 8-way set associative
  • PowerPC603 Split(2) 8KB 32 2-way set associative
  • PowerPC604 Split(2) 16KB 32 4-way set associative
  • PowerPC620 Split(2) 32KB 64 8-way set associative

• Bloco mínima unidade de informação que pode ou não estar presente em dois níveis de hierarquia de memória.
• Hit Se o dado acessado aparece em algum bloco no nível superior.
• Miss Se o dado acessado não aparece em algum bloco do nível superior.
• Hit ratio (hit rate)Ë razão de acessos encontrados pelo número total de acessos ao nível superior.
• Miss ratio (miss rate): Razão de acessos não encontrados pelo número total de acessos ao nível superior é miss ratio = 1 – hit ratio.
• Hit time: Tempo de acesso ao nível superior da hierarquia de memória, que inclui o tempo necessário para saber se no acesso ocorrerá um hit ou um miss.
• Miss penalty: Tempo para recolocar um bloco no nível superior e enviá-lo ao processador, quando ocorrer um miss. O maior componente do miss penalty é o tempo de acesso ao nível imediatamente inferior da hierarquia de memória.
• Unified Cache Vs Split Cache: um cache que armazena instruções e dados é chamado de cache unificado. Um cache dividido, por outro lado, consiste em duas unidades associadas, mas em grande parte independentes – um cache para Instruções e um cache para Dados
• Set associative: No mapeamento associativo, cada bloco de memória pode ser carregado em qualquer linha da cache. Suponha a memória com B = 2s blocos. O campo tag de uma linha, de s bits, informa qual bloco está carregado na linha.