- Pentium Internal Data Cache - PAg 4
- MESI ocupa dois bits
- Como o pentium é set associative, direct mapping, faz a conta de módulo e dentro do conjunto, associative
- Se todas as linhas estiverem ocupadas, usa o LRU
- Preciso de 1 bit nesta estrutura
- Na mem RAM acontece algo semelhante, uma das possibilidades de ter coerência de cache (estar em dois lugares) é não cachear.
- Pg 15 - PowerPC Evolution
- Por que escolher PowerPC? Diferentemente do Pentium a patente não foi comercializada
- O PowerPC é uma família de processadores.
- É unified: guarda dados e instruções (601)
- 620. é 8way set associative.
- Pg 16: é simplificada a estrutura. Interface de 128b para o mundo externo.
- Internamente é todo 128 bits
- A 30 anos já tinha 3 ALUs, 64 registradores, 64 reg de ponto flutuante
- Pg 17: Usa o protocolo MESI mas acrescenta o estado Allocated. Enquanto no MESI original o automato começa no inválido, ele começa pelo estado A. Sinaliza que não está disponível mas estará proximamente
- Fica no A até que mova para Shared ou Exclusive
- Pg 18: MESI
- Começa no A, termina também no A. Acontece na substituição do conteúdo do slot. ** Snoop-read (alguém lendo o barramento - percebeu que tem alguma coisa a ser substituída).
- Se houver um reload, vai para o estado Share
- Não afeta o desempenho